當前，在3納米這一先進芯片工藝上，臺積電和三星是彼此最大的競爭對手。盡管這一芯片工藝宣布量產已有一段時間，但似乎沒能獲得大規模的訂單，僅臺積電獲得蘋果獨家訂單。三星3納米芯片工藝似乎也有訂單進來。

半導體設計公司ADTechnology Co.近日宣布，已與一家海外客戶已簽訂一份合同，內容是基于三星代工的3nm工藝、面向服務器的芯片設計項目。這也是三星電子首次確認通過設計公司獲得3nm客戶。ADTechnology并未透露該客戶身份，但據說是一家從事高性能計算（HPC）芯片的美國公司。

去年6月，三星率先宣布成功量產3納米芯片。與臺積電的3nm制程工藝不同，三星的3nm制程工藝采用的是更先進的GAA晶體管，而不是鰭式場效應晶體管（FinFET）。

不過，此后，三星一直被傳3納米芯片工藝良率較低，無法獲得客戶的認可。盡管此前有消息稱三星電子已經向中國客戶交付了一款3納米工藝的芯片，但由于該工藝省略了邏輯芯片中的SRAM，因此很難將其視為“完整的 3nm 芯片”。

因此，在宣布量產之后一段時間里，三星實際上一直努力在嘗試提升3納米芯片的良率。

韓媒 ChosunBiz報道三星電子、臺積電的3納米工藝良品率目前都在50%左右。盡管這一分析也是估算或猜測，但從兩家的代工訂單數量和規模來看，3納米工藝良品率并不理想，畢竟此前臺積電就被傳出為獲得蘋果訂單不惜承擔良率損失成本。

業界認為，盡管三星已經率先量產重點發展的 3nm 全柵極技術（GAA），但它的產量還不足以影響大客戶。在這種技術中，由于柵極環繞在構成半導體的晶體管中電流通道的四邊，與此前環繞三邊的工藝相比，難度自然會增加。一位熟悉三星的人士透露，“要贏得高通等大客戶明年的3nm移動芯片訂單，良率至少需要提高到70%。”

盡管目前三星未能實現70%及以上的良率，但能獲得3納米芯片訂單，也側面說明其工藝良率有一定的提升。

三星晶圓代工業務部門執行副總裁兼業務開發團隊負責人 Gibong Jeong 表示：“我們很高興地宣布，與我們的可靠合作伙伴 ADTechnology 在 3nm 設計項目上建立合作。我們的共同努力將成為 SAFE 生態系統內協作的優秀范例。我們期待著有機會進行更緊密的合作，從而為我們的客戶提供卓越的產品。”

ADTechnology 首席執行官 JK Park 說：“這個 3nm 項目將是業界最大的 ASIC 產品之一。我相信，這種 3nm 和 2.5D 的設計經驗將是我們在未來與其他競爭對手區分開來的一劑良藥。我們將盡最大努力為客戶提供高質量的設計方案。”

三星2023-2024年將以3nm生產為主，即SF3(3GAP)及其改進版本SF3P(3GAP+)，其生產良率初期可維持在60-70%的范圍內，而且該公司還計劃于2025-2026年開始推出其2nm級別節點。

盡管3納米芯片暫未獲得市場普遍性的認可，但未來一兩年里，隨著良率提升和代工成本下降，將使得這一芯片工藝成為主流的先進芯片工藝之一。預計到2025年之際，3nm制程市場的產值將會高達255億美元，超越5nm時預估的193億美元產值。彼時，三星也或能在該芯片工藝上分得一塊大蛋糕。